This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

- (19) Japanese Patent Office (JP)
- (11) Japanese Patent Laid-open No. 60-245172
- (43) Date of Laid-open: December 4, 1985
- (12) Patent Laid-open Official Gazette (A)

Harris Barris (Barris Barris B

್ಯಾರ ಎಲ್ಲಾಫ್ ನ ಭವತ (೧೮೫೯), ಈ ಪಾತ್ರಾಣಿಕಿನ ಕ ಇಂ ಪಾತ್ರಾ ಇರೀ ೧ ಚರಕೆಯ

(51) Int. Cl.⁴
H 01 L 29/78
H 01 L 21/324

Discrimination Mark (Nothing)

Arrangement Number in the Office: ________ arrangement Number in the Office: _______

8422-5F

6603-5F

The Number of Inventions: 1 (4 pages in total)

- (54) Title of the Invention:

 Insulated gate type semiconductor device
- (21) Japanese Patent Application No. 59-100250
- (22) Filed: May 18, 1984
- (72) Inventor: Shunpei Yamazaki
 c/o Semiconductor Energy Laboratory, Co., Ltd.
 21-21, 7-chome Kitakarasuyama, Setagaya-ku, Tokyo
- (71) Applicant: Semiconductor Energy Laboratory, Co., Ltd. 21-21, 7-chome Kitakarasuyama, Setagaya-ku, Tokyo

SPEC	TFI	CAT	MOI
------	-----	-----	-----

(4.)

19) "Japanese Face. 1 1

្ត្រីក្រុមប្រជាព្រះប្រជាព្រះប្រជាព្រះប្រជាព្រះប្រជាព្រះប្រជាព្រះប្រជាព្រះប្រជាព្រះប្រជាព្រះប្រជាព្រះប្រជាព្រះប

Insulated gate type semiconductor device

TITLE OF THE INVENTION

. 2 (12)

2. CLAIMS

- 1. An insulated gate type semiconductor device wherein a channel formation region of an insulated gate type field effect 10 transistor comprises a non-single crystalline semiconductor added with hydrogen or a halogen element, and a pair of impurity regions constituting a source and a drain neighboring said semiconductor has crystal growth promoted more than that of the semiconductor of said channel formation region.
- 2. The insulated gate type semiconductor device of Claim 1 wherein the pair of impurity regions comprise a poly-crystalline semiconductor added with hydrogen or a halogen element at a concentration of 1 atom% or more.

3. DETAILED DESCRIPTION OF THE PRESENT INVENTION

"Field for Industrial Use" (2005)

25

20

The present invention relates to an insulated gate type field effect semiconductor device (hereinafter referred to as IGF) utilized for a semiconductor integrated circuit, a liquid crystal display panel, etc.

್ ಕರ್ರಚಿ**ಷರ್ವ**ಾಗ ಎಸ್. **ಇತ್ತ**ಚಾಡ**ತೆ ಇ**ವರು ಬರುಬರುವ ಕರ್ತಿತ್ರಗ

30

"Prior Art"

An IGF utilizing single-crystalline silicon is widely utilized in the field of semiconductor. A typical example is Japanese Patent Pub. No. 50-1986 "SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF" invented by the present inventor. When it comes to the IGF of which channel formation region not comprising a single-crystalline semiconductor but comprising a non-single crystalline semiconductor device added with hydrogen or a halogen element at 1 atom% or more, a typical example is shown in Japanese Pat. Appl. No. 53-124021 "SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF" invented by the present inventor (filed on October 7, 1978).

5

10

15

20

25

30

This IGF of which channel formation region comprising a semiconductor especially a silicon semiconductor added with hydrogen or a halogen element, has off current of 1/10³ to 1/10⁵ compared with that of the conventional IGF utilizing a single-crystalline semiconductor. Therefore this is believed to be effective in use for an IGF for controlling a liquid crystal display panel.

As in the example above mentioned, there are three types of semiconductors as this IGF: there are a lateral channel type IGF wherein a gate electrode is formed on a semiconductor of a channel formation region, a vertical channel type IGF mentioned in Japanese Pat. Appli. No. 56-001767 "INSULATED GATE TYPE SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF" (January 9, 1981), and a conventional thin film IGF transistor wherein a gate electrode is provided beneath a semiconductor composing a channel formation region. Compared with the latter two, the structure of the former is the same as that of the conventionally known IGF utilizing single-crystalline silicon. Thus this IGF has very good characteristic that a completed technology can be applied.

However, a source and a drain of this IGF should be formed not through a CVD method (including a plasma CVD method) by deposition of a thin film, but through ion implantation, etc. This additive should be made as active donor or acceptor through annealing at a temperature range of 400 °C or less in which hydrogen or a halogen element will not be deaired. The application by the present inventor is not necessarily clear on this stand point.

"Means to Solve the Problems"

5

The present invention is aimed at solving the problems above mentioned. A gate insulator is selectively formed on a non-single crystalline semiconductor (hereinafter non-single crystalline semiconductor added with hydrogen or a halogen element is simply referred to as semiconductor, or non-single crystalline semiconductor) to which no or little impurity has been added. On the gate insulator, a gate electrode is selectively provided.

With utilizing this gate electrode as a mask, impurities for the source and the drain are added by an ion implanting method or the like. For example, phosphorous or arsenic is added for N channel, and boron is added for P channel, into the non-single crystalline semiconductor. After that, strong light is irradiated at 400 °C or less to the regions added with these inactive impurities. Strong light anneal (hereinafter simply referred to as light anneal) is performed. Thus a semiconductor with hydrogen or a halogen element added and resided, and with crystallization rate promoted more than the channel formation region is, is formed. Particularly, a semiconductor with a polycrystalline or single-crystalline structure is formed.

25

30

20

15

In the conventionally known method, after ion implantation is performed, laser anneal is performed to a single-crystalline silicon with no hydrogen or a halogen element added. In the present invention, not like the conventionally known method, ion implantation is performed to a non-single crystalline semiconductor with hydrogen or a halogen element added at 1 atoms or more, generally at 5 to 20 atoms. Strong light anneal is performed, and

preferably this light is scanned from one end to the other end of the substrate. Thus crystallization growth is included as a process, crystallization is promoted, and impurity regions are formed.

5

10

15

20

25

30

"Results"

In the structure of the IGF of the present invention, a gate electrode is provided on the non-single crystalline semiconductor composing a channel formation region on a substrate. In addition, an active impurity region with optical Eg of 1.6 eV to 1.8 eV, which is almost the same as the optical Eg (1.7 to 1.8 eV in the case of silicon semiconductor) of this semiconductor is obtained. Thus Eg is the same as or approximately the same as that of the channel formation region. When the IGF is "ON" or "OFF", ON current will not be difficult to flow at rise time or OFF current will not flow lazily at fall time. In other words, OFF current is rare and ON, OFF can be switched with high speed response.

The present invention is explained according to embodiments.

"Embodiment 1"

As is shown in Fig.1(A), a quartz glass substrate of 10 cm x 10 cm and 1.1 mm thickness is utilized as a substrate (1). A nonsingle crystalline semiconductor(2) including amorphous structure added with hydrogen at a concentration of 1 atom% or more is formed at 0.2 μ thickness by a plasma CVD (high frequency of 13.56 MHz, substrate temperature of 210 °C) of silane (SiH₄). A silicon nitrid film (3) is deposited as a gate insulating film by a photo CVD method on it. That is, Si₃N₄ is formed at 1000 Å thickness by reaction of Si₂H₆ and ammonia or hydrazine (low pressure mercury lamp

at 2537 Å and substrate temperature of 250 °C) without utilizing mercury photosensitized method.

Then portions other than a region (5) composing an IGF is removed by a plasma etching method. This reaction is performed as CF₄ +O₂ (5%) at 13.56 MHz at a room temperature. A micro-crystalline or polycrystalline semiconductor of N+ conductivity type is deposited at 0.3 μ thickness on this gate insulating film. This N+ semiconductor film is removed utilizing a resist (6) by a photo etching method. Then phosphorous is added to the regions to be a source and a drain with utilizing this resist and N+ semiconductor gate electrode portion (4) as a mask by an ion implanting method at a concentration of 1 x 10²⁰ cm⁻³, as is shown in Fig.1(B). Thus a pair of impurity regions (7) and (8) are formed.

After the resist of the gate electrode is removed from the whole substrate, strong light (10) annealing is performed. That is, light is irradiated in linear shape utilizing an extra-high pressure mercury lamp (output of 5 KW, wavelength of 250 to 600 nm, diameter of 15 mm, length of 180 mm) backside of which is provided a parabolic reflection mirror, and in front of which is provided a quartz cylindrical lens (focal distance of 150 cm, converging width of 2 mm, length of 180 mm). The irradiated part of the substrate is scanned at a speed of 5 to 50 cm/min. to have strong light irradiated to the entire surface of the substrate of 10 cm x 10 cm.

20

30

Because a large amount of phosphorous has been added to the gate electrode portion, this electrode absorbs light enough and is polycrystallized. The impurity regions (7) and (8) are once solved and recrystallized. Thus they are solved in the direction of scanning, that is, in the direction of X. Recrystallization is shifted (transported). As a result, compared with the case of heating or irradiating the entire substrate, grain size can be made bigger because a system of crystal grain growth has been added.

It is not at all imperative that the regions polycrystallized by this strong light anneal reach the entire region under the impurity regions. As is shown in broken lines (11) and (11') in the figure, what is important is that the portions above these only are at least crystallized and the impurities are activated. Ends (15) and (15') of these portions are provided nearer to the channel than ends (16) and (16') of the gate electrode. N (7), (8) - I (2) junction interface (17) and (17') are provided inside of the crystallized region, and the channel formation region is provided in hybrid structure by utilizing a non-single crystalline semiconductor of I type semiconductor and crystallized semiconductor. The crystallized semiconductor region in the I type semiconductor can be decided by scanning speed and intensity (irradiation) of light anneal.

4

5

15

20

25

30

In the figure, after the process in Fig.1(B), PIQ is coated on the whole surface at 2 μ thickness, and formed as electrode holes (13) (13'). Then ohmic contact of aluminum and its leads (14) (14') are formed. In the process of forming these (14) and (14') being a second layer, they can be connected with the gate electrode (4).

As a result of this light anneal, sheet resistance changed from $4 \times 10^{-3} \ (\Omega \text{cm})^{-1}$ before light irradiation to $1 \times 10^{+2} \ (\Omega \text{cm})^{-1}$. This change in electric conductivity characteristic is clearly shown.

Under the condition of the length of the channel formation region 3 μ , 10 μ and channel width 1 mm, as is shown in Fig.2 (21) (22) respectively, electric current of 1 x 10-5 A, 2 x 10-5 A is obtained under V_{th} = +2 V, V_{DD} = 10 V. Off current is (V_{GG} = 0 V) 10-10 to 10-11 (A), which is 1/10-4 of 10-6 A of a single-crystalline semiconductor.

"Effects"

Because the present invention utilizes the manufacturing process of forming and processing films gradually from below, large-area

large-scale integration is made real. Therefore IGF as many as 500 x 500 pieces can be formed in a 30 cm x 30 cm panel, and can be utilized as IGF for controlling a liquid crystal display device. Because low-temperature process at 400 °C or less by light anneal process is utilized, polycrystallized or single-crystallized semiconductor can be prevented from emitting hydrogen or a halogen element inside it.

Moreover, light annealing is not performed to the entire substrate at one time but is scanned from one end to the other end. For this purpose, light from a cylindrical extra-high pressure mercury lamp is concentrated by the use of a parabolic mirror and a quartz lens, and is made as linear light. By scanning the substrate in vertical with this light, light annealing to the surface is performed.

10

15

20

25

30

As this light anneal utilizes ultraviolet rays, crystallization from the surface of the semiconductor to the portion inside is promoted. Thus electric current flowing through the channel formation region near the gate insulating film to the fully polycrystallized or single-crystallized impurity regions near the surface can be controlled with no problem.

Not any single-crystalline semiconductor is utilized as the substrate. Thus hydrogen or a halogen element added to the channel formation region can keep non-single crystalline semiconductor condition without being influenced by the light irradiation anneal process. Therefore off current can be made 1/103 to 1/105 of that of a single-crystalline semiconductor.

Because the source and the drain are formed by light anneal after formation of the gate, the interface with the gate insulator will not be dirty and its characteristic is stable. Not like the conventional method, not only quartz glass but also soda glass, a heat endurable organic film can be utilized at random as a substrate material.

In the present invention, process is performed in the same reaction chamber in which a semiconductor composing a channel formation region - gate insulator - gate electrode each of which being dissimilar interface are formed. Thus the semiconductor device of the present invention can be formed without being exposed to the air, and is characterized in that interface state is rarely generated.

In the present invention, it is preferable all impurity concentration of oxygen, carbon and nitrogen of non-single crystalline semiconductor of the channel formation region is 5 x 1018 cm⁻³ or less. In the conventionally known IGF, an impurity is contaminated in the channel layer at a concentration of 1 to 3 x 1020 cm⁻³. In the case of utilizing an amorphous silicon semiconductor, life time of carriers, especially that of holes becomes short. Thus as a characteristic, current flown is as little as 1/3 or less of that of the present invention. In addition, hysteresis characteristic is observed when drain electric field is applied at 2 x 106 V/cm or more to I_{DD} - V_{GG} characteristic. On the other hand, when oxygen is 5 x 1018 cm⁻³ or less, hysteresis is not confirmed even with an electric potential of 3 x 106 V/cm.

4. BRIEF DESCRIPTION OF THE FIGURES

Fig.1 shows a cross sectional view of the manufacturing process of the insulated gate field effect semiconductor device of the 25 present invention.

Fig.2 shows characteristic of drain current - gate voltage.

Applicant
Semiconductor Energy Laboratory, Co., Ltd. 30
Representative: Shunpei Yamazaki

15

20

The state of the control of the cont

Labling service of the convent of the convent of the convent of the convert of the convent of the channel layer to the convent of the convent

en de la companya de la co

na de la composition La composition de la

The state of the s

ngan samulan kandan di masa d

.

⑩日本国特許庁(JP)

①特許出願公開

@ 公 開 特 許 公 報 (A)

昭60-245172

@Int_Cl.4

識別記号等等,庁内整理番号等的建筑大

❷公開 昭和60年(1985)12月4日

H 01 L 29/78 // H 01 L 21/324

6603-5F

審査請求 未請求 発明の数 1 (全4頁)

◎発明の名称 絶縁ゲイト型半導体装置:

②出 頭 昭59(1984)5月18日

60条明者 山崎

舜平

東京都世田谷区北烏山7丁目21番21号 株式会社半導体工

の出 願 人 株式会社 半導体エネ

東京都世田谷区北島山7丁目21番21号

ルギー研究所

聖書者にて、明選本のでは5

福

1.発明の名称

・絶縁ゲイト型半導体装置

- 2.特許請求の範囲
 - 1. 地級ゲイト型電界効果トランジスタのチャネ
 ル形成領域は水素またはハロゲン元素が添加
 元された非単結晶半導体よりなりに数率導体に
 一 納伊するソニスおよびドレインを構成する一
 対の不統物領域は前記チャネル形成領域の半
 導体に比べて結晶化が助長されて設けられた
 ことを特徴とする地級ゲイト型半導体装置。
- 2. 特許請求の範囲第1項において、一対の不能 物領域は水震またはハロゲン元素が1原子外 以上の過度に添加された多結長半原体よりな ることを特徴とする他結ディト型半原体装置。
- 3. 発明の詳細な説明
- 「産業上の利用分寄」

本義明は辛寒体無視問題、飲品表示パネル等に 用いられる絶縁ゲイト型電界効果率等体装置で以 下ICFという)に関する。 『従来の技術』

単結晶珪素を用いたIGF は広く半導体分野に用いられている。その代表例は本発明人の発明になる特公昭50―1986「半導体装置およびその作製方法」である。しかしチャネル形成領域を単結晶半導体を用いるのではなく、水素またはハロゲン元素が1 原子知以上の過度に添加された非単結晶半導体により設けられたIGF は本発明人の出職による特職昭53~124021「半導体装置およびその作製方法」(昭和53年10月7日出願)がその代表例である。

かかる水素またはハロゲン元素が透加された半 源体特に珪素半導体がチャネル形成領域に用いられたICF は、オフ電波が従来より公知の単結晶半 導体を用いた場合に比べて10°~10°分の1・5小 さい。そのため液晶支示パネル制御用ICFとして 関いることが有効であるとされている。このICF は假記した引側のごとく、ゲイト電極がチャネル 形成領域の一導体に対しそ一上側に及けられた機 チャネル型ICF、また本発明人の出軸になる特職

(2)

昭56―001767「絶縁ゲイト型半導体装置およびそ の作製方法」(昭和56年1月9日)に示された経 チャネル型IGF 、およびゲイト電極がチャネル形 🧀 🦈 成領域を構成する半導体の下側に設けられたいわ ゆる一般的に公知の課膜IGP トランジスタ型が知っ、設定され、結晶半導体を跨記する)上にゲイト拍談物および られている。しかしそのうち後2者に比べ前者の 前記した構造は従来より公知の単結晶珪素を用い [377] のゲイト電極をマスクとしてイオン注入法等によ (JCIGF と構造が同じであるため、すでに出来上が った技術を応用できるというきわめて優れた特長 を有するものであった。

しかし他方、かかるIGF においては、ソース、 ドレインの作製をCPE法でナラズマCVの法を含む) により薄膜のディポジッションを行うのではなく に光アニールという)を行い、水素またはハロゲ イオン注入等により添加し、かつその添加物を400 ... で以下の水煮またはハロゲン元素が脱気しない温 皮範囲でのアニールにより活性のドナーまたはア クセプタとしなければならない。

かかる観点に対し前記した本発明人の出職は必 ずしも明確でない。

「問題を解決するための手段」

(3)

水素またはハロゲン元素が1原子が以上一般には 5~20原子Xの健康に添加されている非単結晶半 導体に対しイオン住入をし、それに強光アニール を行い、かつ、好ましくはこの光を基板表面を一 増より他端に走査することにより結晶成長をプロ セス上含ませ結晶化度を助長とし不純物領域とし たものである。 **・作用** ポティントもっこつできるモック^{ので}

その結果、本発明のIGF の構造は、ゲイト電極 が基板上のチャネル形成領域を構成する非単結晶 半導体の上方に設けられ、かつこの半導体の光学 的Eg(珪素半導体の場合1.7 ~1.8eV)に対し1.6 ~1.8eV と殆ど同じ光学的Egを有しかつ活性な不 純物領域を得ることができた。かくのごとくEgが チャネル形式促送と同じまたは伝路同じであるた め、ICF の「ON」、「OPF 」に対しオン電波が立 ち上がり時に使れにくかったり、また処方、電波 がたち下がり時にダラグラ波れてしまったりする ことがない、いわゆるオフ電波が少なく、かつオ ン、オフを高速応答で行うことができた。

本発明は上記の問題を解決するためのものであ り、不純物の添加のないまたはきわめて少ない非 単結晶半導体(以下水需またはハロゲン元素が添 加された非単粧品半導体を単に半導体または非単 その上にゲイト電極を選択的に設けた。さらにこ ウソース、ドレイン用の不純物例えばNチャネル 型ではリンまたは砒素、Pチャネル型ではホウ素 を非単結晶半導体内部に添加した。この後この不 活性の不能物が添加された領域に対し、400 で以 下の温度で強光麗射をし、強光アニール(以下単一 ・ 『ソ元素が添加残存し、かつ枯晶化度がチャネル形 ~ 京成領域よりも助長された半導体、特に著しくは多 結晶または単結晶構造の丰富体に変成せしめたこ 『とを特徴とするものである。

即ち本発明は従来より公知の水業またはハロゲ ン元素が抵加されていない単結晶半導体に対し、 イオン注入後レーザアニールを行うのではなく、

(4)

以下に実施例により本発明を説明する。 「実体例し」

基板(1) として第1図(A) に示すごとく、厚さ 1.1mm の石英ガラス基板10cm×10cmを用いた。こ の上面に、整金学校経済重点及活達の外面開放政 13.56HEz, 基板温度210 で) により水泵が1原子 **分以上の過度に必加されたアモルファス構造を含** む非単結晶半導体(2)、そ0.2 μの厚さに形成した。 さらにこの上面に光CVD 法により宣化珪素製(3) をゲイト独議装として租層した。即ちSliE。とア ンモニアまたはヒドラジンとの反応(2537人の彼 長を含む低圧水銀灯、苔板温度250 で)により、 Sigg. を水価地底法を用いることなしに1000人の 厚さに作製した。

この後、IGF を悪痕する領域(5) を触く始節を プラズマエッチング法により除去した。反応はCF。 +0.(5%)で13.56##2、宣温で行った。このゲイト 她妹妹上に1、 多電型 数结品支欠以多结品率率 休そ0.3 ょの厚さに復居した。この5、 半導体数 モレジスト(6) を用いてフォトエッチング比で除

(5)

去した後、このレジストとN*半導体のゲイト電極 部(4) とをマスクとしてソース、ドレインとなる 領域にイオン住入法により 1 × 10 **c=***の過度に 第1図(8) に示すごとくリンを懸加し、一対の不

純物領域(7)。(8)を形成した。

さらにこの基板全体に対し、ゲイト電極のレジストを除去した後、強光(10)の光アニールを行った。即ち、経高圧水銀灯(出力5KM。被長250~600 am. 光径15mm が、長さ180mm)に対し裏面側は放物面の反射鏡を用い前方に石英のシリンドリカルレンズ(焦点距離150cm,集光部巾2mm,長さ180mm)により線状に照射部を構成した。この照射部に対し基板の照射面を5~50cm/分の速度で定金(スキャン)し、基板10cm×10cmの全面に強光が照射されるようにした。

かくするとゲイト電極部はゲイト電極側にリンが多量に添加されているため、この電極は十分光 で吸収し多結晶化した。また不純物領域(7),(8) は一度溶融し再結晶化することにより走査する方 向即ちX方向に溶融、再結晶がシフト(移動)さ

(7)

成している。この2層目の(14)。(14')の形成の際、 ゲイト電極(4) と連結してもよい。


この光アニールの結果、シート抵抗が光照射前の 4×10^{-3} (Ω_{CB}) $^{-1}$ より 1×10^{-3} (Ω_{CB}) $^{-1}$ に 比べ光照射アニールの後の電気伝導度特性の変化 により明らかにすることができた。

チャネル形成領域の長さが3 μ および10 μ の場合、チャネル中が1as の条件下において、それぞれ第2 図(21),(22) に示されるごとく、V us=+2 V, V ss=10 V にて 1×10^{-8} A, 2×10^{-8} A の電波を得ることができた。

なおオフ電波は(Vee=OV) 10⁻¹⁰ ~10⁻¹¹ (A) であり、単結晶半導体の10⁻¹⁰ Aに比べ10⁻¹⁰の 1 も小さかった。

(果健)

本発明は下側から液次被観を形成し加工するという製造工程を採用したため、大面積大規模集積化を行うことが可能になった。そのため大面積例えば30cm×30cmのパネル内に500×500 ケのIGFの作戦すらも可能とすることができ、被品表示常



この強光アニールにより多結晶化した領域は、 不純物領域の下側の全領域にまで及ぶ必要はは必ず しもない。図面での破線(11)、(11')に示したごと く、その上部のみが少なくとも結晶化して、純物的 活性になることが重要である。さらに、その対象 (15)(15')はゲイト電極の端部(16)、(16')に対し チャネル側にわたって設けられ、R(7)、(8)—1(2) 接合昇面(17)、(17')が結晶化領域内部に設けられ、 チャネル形成領域は「型半導体の非単結晶半導体 および結晶化半導体によりハイブリッド構造域の 対た。この「型半導体内の結晶化半導体の 環度は光アニールの定変スピード、強度(限度) によって決めることができる。

図面においては、この第 1 図 (8) の工程の後、 PIQ を全面に 2 μの厚さにコートし、さらに覚悟 大(13)(13') に形成した後、アルミニュームのオ ームコンタクトおよびそのリード(14)、(14')を形

(8)

子の制御用IGP として応用することができた。

光アニールプロセスによる400 で以下の低温処理であるため、多結晶化または単結晶化した半導体がその内部の水素またはハロゲン元素を放出させることを防ぐことができた。

また光アニールを基板全面に同時に行うのではなく一端より他端に走査させた。この目的のため 歯状の超高圧水銀灯を放物ミラーおよび石英レン ズにより焦光し、線状の光とし、この光に対し直 交した方向に基板を走査することにより加への光 アニールを行うことができた。

この光アニールを紫外線で行うため、半導体の 要面より内部方向への結晶化を助長させた。この ため十分に多結晶化または単結晶化した要面近伏 の不純物領域ペチャネル形成領域におけるゲイト 絶縁膜のごく近後に流れる電波制御を支障なく行 うことが可能となった。

基板として単結品半導体をまったく用いていない。このため光管針アニール工程に限し、チャネル形成領域に抵加された水素またはハロゲン元素

はまったく何等の影響を受けず非単結晶半導体の 状態を保持できる。そのためオフ電流を単結晶半 導体の1/10°~1/10°にすることができる。

ゲイトを作った後ソース、ドレインを光アニールで作製するため、ゲイト絶縁物界面に汚 が付着することがなく 性が安定していた。

さらに従来より公知の方法に比べ、基板材料として石英ガラスのみならず任意の基板であるソージを対 ラス、耐熱性有限フィルムをも用いることがのは、できる。 からがひてこう かぶん

会具種材料界面であるチャネル形成領域を構成する半導体―ゲイト組織物―ゲイト電極の形成と同一反応炉内でのプロセスにより、大気に触れさせることなく作り得るため、界面単位の発生が少ないという特長を有する。

なお本発明において、チャネル形成領域の非単結晶半導体の酸素、炭素および窒素のいずれもが $5 \times 10^{10} {\rm cm}^{-3}$ 以下の不純物濃度であることが好ましい。即ちこれらが従来公知の ${\rm IGF}$ においてはチャネル層に $1 \sim 3 \times 10^{20} {\rm cm}^{-3}$ の濃度に混合してし

まった。アモルファス珪素半導体を用いる場合においては、キャリア にホールのもつライフタイムが短くなり、特性が本発明が有する特性の1/2012、3以下 電流しか使れないぶ加えてピステリシス特性を100~V では、特性を100~V では、特性を100~V では、特性を100~V では、特性を100~V では、特性を100~V では、特性を100~V では、対象をは、100~V では、100~V では

第2回はドレイン電技―ゲイト電圧の特性を示


す。1000 1000 1000 1000 2000 2000 1000 2000 1

1、1の2を2つ、1、1大の2を2012年の2012年



(11)

(12)



年と回